マイナビニュース

CMOSスタティック回路(1)

図1.6 はCMOS Staticインバータの回路図である。電源Vddと出力Xの間にPMOS(P型MOSFET)トランジスタ"p1"があり、出力Xとグランド(接地)Vss の間にNMOS(N型MOSFET)トランジスタ"n1"がある。これらのトランジスタは一般には対称的に作られているが、動作上は、Vdd、および ...
ASCII.jp

半導体プロセスまるわかり デジタル回路を構成するトランジスタ

先にFETにはN型とP型があると記したが、MOSFETにも同様にNMOS(N型MOSFET)と、半導体の位置を入れ替えたPMOS(P型MOSFET)がある。このNMOSとPMOSは、動きがちょうど逆になる。 そこで、NMOSとPMOSを組み合わせることで、状態が変化しても電流が全く流れないようにできる。
GitHub

GATES-REALISATION-FROM-NMOS-PMOS-CMOS

This repository contains the design and simulation of NOT, OR, AND, NAND, and NOR logic gates using PMOS, NMOS, and CMOS transistors in LTspice XVII. It demonstrates how basic and universal logic ...
マイナビニュース

トランジスタサイズの最適化(1)

前にCMOSの論理回路のスイッチ速度は負荷容量をドレイン電流で充放電する速度であることを述べたが、どの程度のドレイン電流を流せば良いのであろうか? 負荷を駆動する論理ゲートのトランジスタのサイズを大きくしてやれば、ドレイン電流が増えて速度 ...
GitHub

CORE-PROJECTS-PMOS-NMOS-CMOS-

This repository contains the design and simulation of PMOS, NMOS, and CMOS circuits using LTspice XVII. The project explores individual MOSFET characteristics and the integration of PMOS and NMOS to ...
IEEE

On Using nMOS-pMOS-Type Cells in a Threshold-Voltage Compensated CMOS RF-DC Rectifier

Abstract: In this brief, we discuss the merits of using nMOS-pMOS (NP)-type cells instead of nMOS-nMOS (NN)- or pMOS-pMOS (PP)-type cells in a single-ended, threshold-voltage compensated CMOS RF-dc ...
EDN

Power dissipation in portables: Design considerations using low-power CMOS ICs

When a CMOS circuit is in an idle state there is still some static power dissipation–a result of leakage current through nominally off transistors. Both nMOS and pMOS transistors used in CMOS logic ...
Electronic Design

Use Hybrid PMOS-NMOS Active Loads To Cut Substrate Noise In Differential Amplifiers

PMOS transistors are less vulnerable to substrate noise since they’re placed in separate wells; designers implement guard rings to attenuate the substrate noise propagation. However, substrate noise ...