EDN

Assertion Methodologies for Verilog Design

Sometimes good ideas take a while to catch on in engineering practice. The use of in-line assertions to document assumptions and check for problems in RTL code is one such idea. Long ago proposed for ...
マイナビニュース

マクニカ、Verilogシミュレーション検証ツールのフリー版等3種発表

マクニカは18日、Altera PCI Express IPを用いたFPGAデザインに対するVerilogシミュレーション検証ツール「DrivExpress Version 1.0」を開発、提供開始したと発表した。 「DrivExpress」は、FPGA ユーザー向けにAltera PCI Express IP を搭載したFPGA デザインの検証に特化したツール ...
Design-Reuse

Reusing Verilog IP Cores in SystemC Environment by V2SC

SystemC 2.1 supports all hardware concepts introduced by HDLs such as Verilog and VHDL. V2SC proposes a methodology for automatic conversion of Verilog 2001 constructs into SystemC 2.1 language. This ...